当前量子计算中，噪声、错误都是阻碍量子计算机走向实用化的挡路石。
NISQ时代，量子比特本身就潜藏有原生的物理错误，无论是量子态制备、读取，单比特、双比特逻辑操作都有不可避免的物理误差，这些小小的误差会在复杂量子算法的计算中不断的积累、放大，最终计算结果变得完全没用，也是NISQ时代的量子计算机无法运行目前物理、化学需要用的复杂算法。
6月10日，微软与Quantinuum联合团队在《自然》发表重磅研究，基于离子阱量子电荷耦合器件（QCCD）平台完成一系列突破性实验，依托全新设计的量子纠错编码与错误检测、后选择方案，让量子电路的逻辑错误率相较原始物理电路实现11倍至800倍的大幅下降，首次完整验证了在运算过程中持续纠错的可行性，为规模化容错量子计算铺平了现实道路。
两大全新的编码方案，搭配检测加筛选优化纠错效率
本研究不是使用传统的表面码、Steane码等经典纠错码，而是根据Quantinuum离子阱 QCCD处理器的硬件特征，量身定做两种高阈值量子纠错码，配以尽可能巨大的错误检测和后纠错选项，在硬件底层改进纠错能力和硬件适配性。
第一套编码为碳码（C12码），来源于Knill的经典容错协议。其经典版其实纠错阈值很好，但是缺点也非常突出：物理比特上百，纠缠操作的密度也很大，硬件成本很高，且比特在空闲中等待时间长易产生退相干错误。研究团队对其语义做了大幅度的改进，构造出12个物理比特2个逻辑比特的纠错编码C12码，码距是4。
图：使用碳编码的改进情况
重构的方案去掉复杂级联的电路，缩小了制备所用对应逻辑态物理比特和所需要的纠缠操作数量一个数量级，极大地降低了比特的空闲时间，抑制存储错误。同时该编码使用串行单比特隐形传态提取错误信息，既有重复利用物理比特的效果，也能定期刷新数据比特，降低泄漏错误影响。
第二套编码是超立方体色码（Tessaract码）。团队在提出的16物理比特的编码6个逻辑比特的色码的基础上做创新，主动舍去2个逻辑比特，让其变成辅助校准的规范比特，最终得到的16物理比特的编码4个逻辑比特子系统色码。
这个取舍似乎降低了有效逻辑比特，但却极大提高了效率：以前色码需要8比特一起测量出错误信息来，但现在4比特一起测量就可以得出错误信息，可容错更加容易，还实现了“测一次，纠错一次”。规范比特还可以是临时的运算资源，越变越灵活，可以用作逻辑门，适应多逻辑比特并行运算需求。
图：使用tesseract代码的改进情况
两套编码都自然地组合了错误检测+后筛错误的手段。研究团队先用电路探测出来的都是可检测的错误，找不到精确进行校正的模糊错误的实验结果直接筛去。
这种方式不会降低电路复杂度，还能继续通过连接等方式来提升优势：探测到的错误可以传递给下一级编码层更进一步进行校正，让筛错概率量级下降指数倍，甚至规模化时完全取消后筛错误，保证整个过程都是可大规模发挥的。
依托离子阱硬件，多组对照验证纠错性能
本次所用实验均是利用Quantinuum H系列离子阱QCCD处理器完成的，部分基础实验用H1处理器实现，正式容错实验利用H2处理器实现，因离子阱具有非常好的操控保真度，长距离比特之间的互联能力，离子阱体系完全符合方案落地实现的硬件条件。
离子阱硬件单比特门错误率比仅为0.0029%，双比特门错误率0.157%，态制备错误率和测量错误率分别为0.147%，能支持离子调移、支持电路计算中途测量，比特可复用，完美满足两个新编码所需要实现的计算需求。
为了全面实验纠错性能，本测试实验中，设计了多组分层对照实验，包括单态制备、连续纠错、复杂纠缠态实验运算三大类，一组对照实验还会给出一个没有纠错的物理计算电路作为对照直观的对比错误率的变化。
第一组是贝尔态制备实验。贝尔态是量子计算中最基本的最大的纠缠态，也是测试纠错的经典baseline。研究团队用C12码构建容错电路制作贝尔态，再加上一个无纠错的普通物理电路作为对比电路，最后统计两组错误率。
图：碳编码的电路
实验过程中态制备做前置筛选保留，然后对比的运算过程出现的模糊错误样本做后置筛选统计运算正确样本做错误率统计。
第二组是连续重复纠错的实验。这个实验是测试长的循环运算的容错，模拟真实的复杂算法中的“运算—纠错—再运算”环状不断的流程。
研究团队分别用C12码和超立方体码的纠错电路做了多次的纠错实验，每一次的纠错是一组物理CNOT门、物理隐形传态电路作标准，连续重复做十来轮，记录每一轮新产生的纠错错误率，测试长时间运行的纠错效果是否固定。同时，团队也将实验结果和处理器本身物理存储错误率相比较，测试纠错电路是否减轻存储噪声。
第三组是复杂图态制备实验。图态基于多比特纠缠产生的复杂图态，多逻辑门组合运算的结果，能准确反映出接近实用量子算法的真正情景。团队使用适合多逻辑比特数的超立方体码，分别制备了4比特的路径图态、8比特的立方体图态、12比特猫态三类电路，仍旧以无纠错的物理电路为实验内容，看看编码在深度、多比特电路纠错情况。
团队又分别针对硬件自身的噪声做了两处改进：其一是优化了离子移动速度的调度规则，平衡门时间与离子移动的时间，缩短错误探测电路运行时间15%，降低空闲比特造成的存储错误；其二是电路中加入动态解耦脉冲，抑制离子移动引起的退相干，进一步降低物理噪声底限。
全方位实现错误率暴跌，多项指标创下新纪录
这套对照实验数据结果非常振奋人心，两种新编码都达到了在各种实验情景中都能大幅度降低逻辑错误率，多项性能指标刷新水平记录的效果，充分说明该方案非常实用和稳定。
在贝尔态制备例子中，未纠错物理线路的错误率是0.8%，使用C12编码并进行后筛选，逻辑错误率降低到0.001%，整个性能提高800倍，因为筛选丢失样本数占试验总样本数的0.5%，基本不会对算力的浪费。
图：Tesseract 代码构建
拿传统Steane编码做对比，则C12编码错误率在相同条件下只有Steane编码的1/4，同时因为筛选而丢失样本数多10倍以上，更加凸显出新编码的优势。
连续重复纠错的测试结果也相当理想。C12码每一轮纠错的增量错误率只有0.006%，比物理隐形传态电路大51倍，比物理 CNOT 门电路大的超60倍，甚至连续运行十几轮纠错效果也没变化。
超立方体码单模块连续5轮纠错后错误率是0.11%，比对应的物理电路少了2.7%；两个超立方体模块运行的误差增加一点点，还远远小于5.6%的物理误差。两款码的单逻辑比特轮次错误率，都比处理器本身的平均物理存储错误小，证明纠错有效抵抗了硬件本身噪声。
图：测量重量的四个算子电路
复杂的图态制备实验中，3类不同规模的电路得到稳定的纠错：4比特的路径图态错误率降低了15倍，8比特的立方体图态错误率降低了11倍，12比特的猫态错误率降低了22倍。这3个实验中8比特立方体电路逻辑门的轮数多、穿插纠错次数多，计算难度相当大，这也是国内迄今为止实现“容错纠错+复杂计算”同步运行下降错误率的成功例子，难度极大的复杂电路纠错难的局面出现根本改观。
与之前热门纠错实验的横比较可以发现，实验方案比特利用率、错误控制均有很大优势。比如，之前的Steane码用12个物理比特支持1个逻辑比特，单轮错误率1.75%；而C12码用31个物理比特支持2个逻辑比特，单轮错误率仅为0.006%；超立方体码用18个物理比特支持4个逻辑比特，单轮错误率也只有0.02%。比特利用率和纠错能力均实现了较大的提高。
研究价值和展望
这项联合工作的意义，并不在于刷新错误率的“记录”，而是证明现代商用离子阱量子硬件事实上完全有能力支撑容错量子计算的应用。
过去大家预计，真正可以用来纠错的量子算机会等待新的、噪声更低的量子硬件而来，这一次的结果则是：通过对编码、电路、噪声等的优化和抑制，当前的NISQ装置就能够追上纠错阈值，做到逻辑操作输出准确度远远超过基础物理硬件设备自身精度。
整体而言，量子纠错是“从实验原型走向实用量子计算机”的必由之路。这次微软与Quantinuum的发现，为离子阱之路、任何路线容错量子计算的实现提供了“路线图”和“实验样例”，未来纠错方式会进一步发展，量子计算机真正“超脱噪声”，回归量子性能本身的时间，将加速实现。
https://www.nature.com/articles/s41586-026-10628-y
