ASML的High-NA EUV技术一直被认为是推动半导体先进制程持续微缩的核心基石，更是延续摩尔定律、攻克2纳米及以下工艺节点的关键技术。凭借分辨率的跨越式提升，该技术能够实现更小尺寸晶体管的刻蚀成型，精简多重曝光工序，有效提升芯片集成密度与运算性能，为人工智能、高性能计算（HPC）、车载芯片等前沿应用筑牢硬件根基。
作为下一代芯片制造的核心门槛技术，High-NA EUV技术的产业化进程不仅左右着全球晶圆厂技术路线布局，也深刻牵动半导体产业格局演变。
近期，与主流媒体报道相悖，SemiWiki认为ASML的High-NA EUV技术目前仍无法用于逻辑芯片量产，且至少难以按照最初设想的形态实现量产。SemiWiki解释，常规极紫外光刻技术需耗时约5至10年才达到量产标准，目前ASML最新的High-NA EUV技术还未达标。更关键的是，如今已不再单纯是技术层面的抉择，而是价值效益层面的考量。
就当前情况而言，在1.4nm工艺节点，High-NA EUV技术带来的收益无法抵消其成本与风险。
目前，行业格局迎来的一个重大转变是，晶圆代工客户能够参与制程技术决策，这一变化主要源于台积电。台积电的协同合作商业模式，让核心客户可直接参与制造路线规划。受访的台积电头部客户均表示，受当前经济效益与生产风险制约，暂不接纳High-NA EUV技术。
台积电在前两届技术研讨会上也公开表达了相同观点。在台积电2025年技术研讨会及上月的会议简报中，台积电资深副总裁、联席首席运营官Kevin Zhang明确指出，相较于预期收益，High-NA EUV设备成本过高。
在前首席执行官Pat Gelsinger任职期间，英特尔曾计划在14A节点引入High-NA EUV技术。这是典型的IDM厂商式决策，基本未参考客户意见。而陈立武（Lip-Bu Tan）接任后，客户对技术选型的话语权大幅提升，英特尔大概率会效仿台积电，转向以客户需求为先的发展模式。三星也基本没有其他选择，只能参考代工客户的想法。
客观来说，ASML的High-NA EUV技术本身可以运作，技术可行性也不存在问题。真正的核心问题在于，该技术能否达成盈利性大规模量产所需的良率、设备开机率与经济效益。
核心技术难题在于，High-NA EUV会大幅压缩制程工艺容差。标准EUV设备数值孔径为0.33，High-NA设备将该数值提升至0.55。数值孔径提升能够增强分辨率，助力打造更小尺寸的晶体管，但也会显著缩短焦深。在实际生产中，晶圆曝光阶段必须保持近乎绝对平整，晶圆表面细微起伏、热形变或是震动，都会造成图形缺陷，拉低芯片良率。
光刻胶是另一大阻碍。High-NA系统要求使用更薄的光刻胶膜层，因为厚胶膜会超出狭小的对焦范围。但薄层光刻胶吸收的极紫外光子数量更少，易引发线路断裂、孔洞缺失、边缘粗糙等随机缺陷。这类缺陷随机产生，常规工艺优化手段很难将其消除。在先进工艺节点，即便少量随机缺陷，也会导致芯片报废。
EUV还存在固有光子短板。相较于深紫外光刻，EUV的光子数量偏低。进入High-NA制程尺度后，光子吸收的统计波动会严重影响图形成型精度，光子吸收后产生的电子弥散还会进一步降低加工精准度。随着芯片制造迈向埃米级时代，这类随机性物理干扰愈发难以管控。
光刻掩模版技术也增加了研发制造难度。High-NA EUV采用畸变光学成像，意味着水平与垂直方向的图像缩放比例不一致，需要研发全新的掩模结构与校正算法。极紫外掩模版本就是半导体领域结构最复杂的制品之一，High-NA掩模版进一步收紧缺陷容许标准。部分缺陷仅能在EUV光源下显现，极大提升了检测难度。
防护薄膜技术也尚未攻克。这种薄膜用于隔绝污染物、保护掩模版，而High-NA设备需要更高的光源功率，会产生极强热应力。现有薄膜材料长期使用易出现形变、老化问题。新型材料虽在研发中，但还未通过持续大规模量产的资质验证。
设备产能与开机稳定性同样关键。晶圆工厂依靠高设备利用率保障收益，停机损耗会直接压缩利润空间。High-NA设备尚属初代产品，稳定性远不及成熟的EUV设备。顶尖芯片工厂全年不间断生产，哪怕短暂停机也会造成巨额经济损失。
成本（价格）则被认为是最大壁垒。单台High-NA EUV扫描设备造价约3.5亿至4亿美元，是目前造价最高的生产设备。除此以外，工厂还需大规模升级供电、制冷、防震及洁净厂房配套设施。量产High-NA技术的整体投入体量庞大，晶圆厂必须权衡工艺微缩带来的收益能否覆盖巨额成本。
台积电已然完成成本收益测算，并未急于落地该技术，而是通过多重曝光工艺与制程优化，继续沿用0.33数值孔径的现有EUV设备。这一决策，兼顾了技术成熟度与投资回报考量。
产业配套生态也存在短板。光刻技术无法独立运作，刻蚀、薄膜沉积、量测、设计软件、封装工艺以及良率优化体系都需同步迭代升级。High-NA EUV会重塑全生产流程的工艺联动逻辑，只有整个半导体产业链配套成熟，才能实现稳定的大规模量产良率。
结语
High-NA EUV技术卡在实验室成果与工业化量产的过渡瓶颈阶段。该技术在科研环境与试产阶段已验证基础性能，但芯片量产不仅需要技术可行，还需实现良率稳定、设备稳运、缺陷管控、产业配套完善、基建落地以及盈利达标，满足全部条件后，这项技术才能正式成为主流量产工艺。目前的High-NA EUV技术可能还无法满足上述所有条件。
