当地时间9月8日，全球光刻机龙头ASML在荷兰埃因霍温的“北智慧港工业园区”（Brainport Industries Campus North，简称BIC North）正式举行动土典礼，启动其在该区域的第二座大型工业园区建设。荷兰首相罗布·耶滕（Rob Jetten）与政府、客户、供应商及知识机构代表共同出席了仪式。
据介绍，这座占地约35万平方米的新园区，远期规划可容纳多达2万名员工，第一阶段工程预计于2029年完工，届时至少将有3000名员工入驻，整合生产、物流与办公功能。新园区将引入ASML为TWINSCAN工厂设计的下一代制造模式——“流动工厂”（Flow Factory），旨在实现更快、更高效、更大规模的模块化生产与安装。
ASML首席执行官傅恪礼（Christophe Fouquet）在声明中表示：“全球半导体产业日益增长的需求，推动业者持续投资。BIC North为我们提供了持续创新、支持全球客户所需的空间与灵活性。”
“AI热潮还没走到尽头”
在新的工业园区动土典礼之际，ASML释放出的需求信号远比新厂房本身更令市场关注。
ASML首席财务官Roger Dassen表示，AI热潮已经“彻底改变了客户的情绪”。他还透露，最近在与某大客户交流时，对方表示“你能多给我一些（设备）吗？能快点给我吗？”
这种被客户追单的紧迫感也体现在了ASML的订单数据上。Roger Dassen在7月的财报电话会上透露，ASML的EUV产能“接近全数被预订至2027年”，同时2028年也已取得“大量”EUV设备订单。他称如此长周期的订单可见度“极为罕见”。
傅恪礼最近在接受路透社采访时更是直言：“我不认为AI热潮已经走到尽头。”
High NA EUV设备：从“质疑定价”到“集体承诺”
更令行业瞩目的是，曾被台积电等客户质疑“是否物有所值”的下一代High NA EUV设备，如今已获得几乎所有主要芯片制造商的坚定采购承诺。
High NA EUV系统可光刻出比标准EUV系统小约40%的电路特征，但单台价格约4亿美元，是标准EUV系统（约2亿美元）的两倍。
最早采用High NA EUV系统的英特尔已公布了迄今最具体的量产数据。今年7月，英特尔代工与ASML此前联合宣布，其High NA EUV设备已累计处理超过100万片晶圆，覆盖测试、研发及量产阶段。这些设备已被用于Intel 18A制程Panther Lake处理器的选定层量产，ASML称其叠加精度、吞吐量与可用性“达到英特尔代工的预期”。
台积电此前曾对High NA EUV系统的性价比持保留态度，并强调A16制程仍将继续使用标准EUV系统。但如今，ASML已承诺自2030年起在A10节点采用该技术进行大规模生产。
另据韩国媒体报道，三星和SK海力士均已将2028年设定为在DRAM生产中引入High NA EUV并实现量产应用的目标，这一时间表早于市场预期。美光虽已订购相关设备，但尚未公布投产时间。
傅恪礼在谈及存储厂商的积极态度时指出，由于存储芯片成品尺寸较小，采用High NA的门槛相对较低，“你会看到这些厂商在很多事情上的规划都更具进取心，High NA也在其中。所有厂商都在推进将High NA导入量产制造的计划。”
High NA EUV已累计出货13台
在“SEMICON Taiwan 2026”先进制程科技论坛上，ASML高级副总裁Greet Storms表示，截至2026年7月中旬，全球High NA EUV系统累计曝光晶圆数已突破135万片；获得认证的ASML High NA EUV系统EXE:5200B在验收测试中达到每小时135片晶圆的吞吐量，较上一代EXE:5000的每小时100片提升35%。
在装机规模方面，全球已有4家客户完成装机的10台High NA EUV系统投入运作，另有3台系统正在出货与装机中。
High NA EUV系统还展现了优异的稳定性。Greet Storms指出，目前全球High NA EUV机台可用率（能够用于实际生产的时间占总日历时间的百分比）已提升至84%，预计2026 年底可达90% 并朝93%目标改善。
美国银行分析师Didier Scemama在最新的分析报告中预测，今年ASML High NA EUV出货量为5台，明年为6台、2030年将达20台。“虽然这些订单并未改变我们的财务预测，但显著增强了市场对产业链围绕统一 High NA EUV路线图协同推进的信心。”
巴克莱也评估称，ASML的三大客户的承诺提供了更清晰的采用可见度，“需求显然强劲”。
占据94%的市场份额
摩根大通估计，ASML在2025年占据了全球光刻机市场94% 的份额。在EUV领域，ASML没有商业竞争对手。日本尼康与佳能，以及正在崛起的中国竞争业者，主要生产DUV设备。
Morningstar分析师哈维尔·科雷奥内罗（Javier Correonero）对路透社表示，外界担心这些业者即将追上ASML的光刻技术，其实是“错误信息”。
为了应对人工智能热潮所带来的旺盛需求，ASML正在将EUV设备的建造周期从约22周压缩至15至16周，同时计划在2027年将Low-NA EUV及浸没式DUV设备产能提升约30%，并正在“研究”2028年再提升30%的可能性。
ASML的2026年全年营收指引已上调至430亿至450亿欧元，较此前预期大幅提升。
转向12英寸光罩
目前行业标准的光罩尺寸为6英寸，High NA EUV系统使用变形光学设计来解析更精细的电路特征，代价是单次曝光的面积只有传统EUV的大约一半。这意味着像英伟达、谷歌设计的约800平方毫米的大型AI芯片，在High NA设备上必须分两次曝光再“拼接”（stitching），不仅拖慢吞吐量，还会在接缝处引入良率风险。
因此，在9月7日，在SPIE BACUS先进光刻技术研讨会开幕前夕，ASML与台积电联合宣布发起一项行业合作计划，推动半导体行业沿用数十年的6英寸光罩标准向12英寸大尺寸光罩过渡，并组建“大尺寸光罩联盟”（Large Size Mask Consortium）。
将光罩从6英寸扩大到12英寸后，High NA设备可以单次曝光完整的芯片面积，消除拼接需求，提升良率并降低生产成本，从而释放出设备原本被限制的产能潜力。
根据ASML和台积电公布的路线图：2031年前建立12英寸光罩的试产线，2033年前实现量产就绪。在此期间，台积电计划从2030年起先使用现有的6英寸光罩导入High NA EUV技术。
ASML首席技术官马尔科·彼得斯（Marco Pieters）将光罩从6英寸扩大到12英寸的转变称为“一个巨大的机遇”。他表示，“如果我们能作为一个行业把它做成，你会看到这些设备的生产效率将提升40%。”
编辑：芯智讯-浪客剑
